目前业界主流的 PCI Express 方案还是 PCIe 4.0 和 5.0，例如英特尔刚刚在最新的 Z490/590 芯片组中宣布支持 PCIe 4.0，而对头 AMD 也已支持，预计 PCIe 6.0 标准也将很快出炉。
新思科技(Synopsys)本周宣布推出行业首个针对 PCI Express 6.0 的完整 IP 解决方案，包括控制器，PHY 和验证 IP，可实现的 PCIe 的早期发育 6.0 系统级芯片(SOC)设计，计划于 2021 年第三季度提供适用于 PCIe 6.0 的 DesignWare 控制器和 PHY IP 的早期支持。
据介绍，这个完整 IP 解决方案可提供提供低延迟的 64GT/s 数据速率，可满足高性能计算、AI 和存储 SoC 带来的低延迟、高带宽和效率要求。
全新的 DesignWare 控制器采用了 MultiStream 架构，吞吐量是传统 PCI Express 控制器的 2 倍，采用 1024bit 架构，可让设计人员在关闭 1GHz 时序的同时达到 64 GT/s x16 带宽。
此外，DesignWare PHY IP 提供了独特的自适应 DSP 算法，支持早期 SoC 开发，可以优化模拟和数字均衡，以最大程度地提高功率效率，而无需担心通道问题。
其他方面，他们将使用 5 纳米工艺制造芯片，使功耗降低 20%。
